基于TMS320F206的电网数据处理板设计
减小字体
增大字体摘要：介绍了基于DSP芯片TMS320F206的电网采样处理板的软、硬件设计方法，对硬件各模块电路的工作原理作了重点的讨论，同时给出了该电网数据处理板的主程序和中断处理程序流程图。
关键词：TMS320F206；MAX125；16C552
１ 引言
随着电力系统新型负荷及非线性负荷的大量增加，电力系统的电压和电流波形会发生严重畸变，从而给电力系统带来很大的“电网污染”。特别是用户内部短路以及开关操作、变压器或电容器组投切时的短时中断均会引起暂态、瞬时过电压以及电压凹陷、凸起或短时供电中断等电能质量扰动问题。同时电网系统中的谐波成份也越来越复杂，严重的电力“污染”对某些行业（如医院的精密仪器、微计算机系统以及智能电子、工业过程控制中的微处理器等）构成了巨大的威胁，甚至造成“瀑布”式的连锁反映，从而引发电网崩溃的事件。所以，电力系统中电网数据的精确采集、故障判断、数据处理已成为电网正确运行的焦点。
javascript:window.open(this.src);" style="cursor:pointer;"/>
现有的电网质量分析板受器件和分析方法的限制，大多对系统中的暂态、短时扰动信息难以快速、准确地捕捉。随着高速数字信号处理ＤＳＰ技术的发展及其制造成本的降低，ＤＳＰ技术在电力系统的各个研究领域得到了广泛的应用。表１是ＤＳＰ方式与传统芯片处理方式的能力对比，从中可以看出ＤＳＰ用作处理器的优势。
表1 DSP与传统芯片处理能力对比表
| CPU系统 | 采样通道数 | DFT计算时间 | 采样时间/（μs） | 采样结果精度（%） |
| TMS320F206晶振：10MHz | 40 | 整型30点28μs | 24 | 0.2 |
| 80C196晶振：12MHz | 16 | 整型12点1500μs | 160 | 0.5 |
| 80C51晶振：12MHz | 8 | 整型12点1500μs | 60 | 0.5 |
２ 基于ＴＭＳ３２０Ｆ２０６的硬件设计
基于ＤＳＰ处理板的主体设计思想是采用ＤＳＰ芯片ＴＭＳ３２０Ｆ２０６构成数字处理系统，并以下位机为主体实现实时采样、数据处理、分析和短时储存，然后与上位机进行数据通讯，以及利用远程计算机进行展示和数据库存储管理等。具体操作如下：
（１）用处理板测量并计算三相电流、电压的有效值、有功功率、无功功率以及功率因数；对４０Ｈｚ～２ＭＨｚ频率输入信号进行测频采样；
（２）对数据进行处理，分析查错，给出报警类别，并给出开关量输出信号以便进行开合闸操作；
图2
（３）对电压、电流的ｌ～６３次谐波进行分析，给出幅度、相位以及三相电压、电流的总畸变率；
（４）通过１６Ｃ５５２芯片ＵＡＲＴ扩展２个ＲＳ－２３２和一个ＲＳ－４８５接口以便与上位机进行数据交换，同时扩展一并行口以与打印机相连；
（５）用看门狗进行刷新、复位并实时检测系统；
javascript:window.open(this.src);" style="cursor:pointer;"/>
该处理板的主控芯片选用定点ＤＳＰ芯片ＴＭＳ３２０Ｆ２０６。系统的硬件功能框图如图１所示。
该电网采样数据处理板的功能是在数字信号处理芯片ＴＭＳ３２０Ｆ２０６的控制下完成的。数据采样模块采用的３片高速１４位Ａ／Ｄ芯片ＭＡＸ１２５在工作时外接与１６Ｃ５５２公用的１６ＭＨｚ时钟，因其并行接口数据访问和总线释放的时间特性与ＤＳＰ的特性兼容，因此，其转换结果可由ＤＳＰ不加等待状态而直接读取。３片ＭＡＸ１２５在此用１２路进行同步采样不用的通道为防干扰应接地。电压、电流等模拟量通过变压器转换成－５Ｖ～＋５Ｖ的电压，并在滤波后接入ＭＡＸ１２５，转换开始信号由ＤＳＰ的引脚ＴＯＵＴ提供给３片ＭＡＸ１２５的ＣＯＮＶＳＴ引脚，并在上升沿启动采样，片内的时序发生器可控制指定的通道以使其按顺序进行转换，并将结果存储在片内１４Ｂｉｔ×４的ＲＡＭ中，转换结束后，每片ＭＡＸ１２５的ＩＮＴ引脚变低３片通过ＣＰＬＤ或门输出给ＤＳＰ。读取结果时，执行连续读操作，第一次读到的是第一通道的数据，第二次读的是第二通道的数据，依此类推。
１６Ｃ５５２是ＴＩＴＬｌ６Ｃ５５２、ＥＸＡＲＳＴ１６Ｃ５５２ 、ＶＬＳＩＶＬ１６Ｃ５５２等公司生产的异步通信芯片。在采样处理板中１６Ｃ５５２可作为ＲＳ２３２、ＲＳ４８５串口和打印机并口的扩展芯片，并通过ＭＡＸ２３２驱动芯片来和ＭＡＸ１４８６驱动芯片与上位机进行通讯。图２为ＵＡＲＴ扩展的电路图。
图4
由于ＴＭＳ３２０Ｆ２０６仅有一个同步通讯口，因而设计中采用ＤＳＰ的ＵＡＲＴ扩展。同时由于输入输出接口的资源有限，故采用了ＣＰＬＤ扩展。图２中将ＤＳＰ及电源、地、光电耦合器等做了简化，有兴趣的读者可以查询相关资料。本系统中１６Ｃ５５２的串口和并口都工作在中断工作方式，１６Ｃ５５２的ＣＬＫ端外接１５．９７４４ＭＨｚ晶振时，可通过设置除数寄存器的高、低位ＤＬＭ、ＤＬＬ来确定通讯的波特率。
在硬件电路设计中，ｌ６Ｃ５５２的片内寄存器选择线Ａ０～Ａ２以及读写信号均由ＤＳＰ直接控制。串、并行通道的片选线ＣＳＡ、ＣＳＢ和ＣＳＰ则由ＣＰＬＤ直接控制，可根据需要选择串行通信方式还是并行通信方式。为防止干扰，
javascript:window.open(this.src);" style="cursor:pointer;"/>系统加入了光电隔离器，由于ＲＳ２３２电平与ＣＭＯＳ电平不同，因此ＲＳ２３２驱动器与ＣＭＯＳ电平连接时必须经过电平转换，ＭＡＸ２３２就是完成这一功能的。另外，用ＭＡＸｌ４８６来实现与ＲＳ４８５的通讯，该驱动芯片的ＯＥ、Ｈ／Ｆ可决定电路是工作在半双工还是全双工状态，并可由ＣＰＬＤ来控制选择。ｌ６Ｃ５５２的并口可直接连接到ＰＣ机的并口上而无须电平转换。通讯时，通过中断ＩＮＴ１～ＩＮＴ３可向ＣＰＬＤ逻辑块发生申请，并由ＤＳＰ响应。
Tags：
作者：佚名
- 好的评价 如果您觉得此文章好，就请您
0%(0) 
- 差的评价 如果您觉得此文章差，就请您
0%(0) 
中查找“基于TMS320F206的电网数据处理板设计”更多相关内容
中查找“基于TMS320F206的电网数据处理板设计”更多相关内容
