基于USB2.0的高速同步数据采集系统设计

【本文由PB创新网为您整理】
摘要：介绍基于USB2.0协议、最多可四路同步采样的高速同步数据采集系统。其单通道采样速度620ksps，四通道同时采样速度可达180ksps。USB接口控制及通信芯片采用Cypress公司FX2系列中的CY7C68013，通过对其可编程接口控制逻辑的合理设计和芯片内部FIFO的有效运用，实现了数据的高速连续采样。

    关键词：USB2.0协议 同步数据采集 CY7C68013 可编程控制接口 FIFO

ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）总线是ＩＮＴＥＬ、ＮＥＣ、ＭＩＣＲＯＳＯＦＴ、ＩＢＭ等公司联合提出的一种新的串行总线接口规范。为了适应高速传输的需要，２０００年４月，这些公司在原１．１协议的基础上制订了ＵＳＢ２．０传输协议，已超过了目前ＩＥＥＥ１３９４接口４００Ｍｂｐｓ的传输速度，达到了４８０Ｍｂｐｓ。ＵＳＢ总线使用简单，支持即插即用ＰｎＰ（Ｐｌｕｇ Ａｎｄ Ｐｌａｙ），一台主机可串连１２７个ＵＳＢ设备。设备与主机之间通过轻便、柔性好的ＵＳＢ线缆连接，最长可达５ｍ，使设备具有移动性，可自由挂接在具有ＵＳＢ接口的运行在Ｗｉｎｄｏｗｓ９８／ＮＴ平台的ＰＣ机上。ＵＳＢ总线已被越来越多的标准外设和用户自定义外设所使用，如鼠标、键盘、扫描仪、音箱等。

笔者结合设备检测中数据采集的实际需要，设计了该高速同步数据采集系统。该系统最多可四路同步采样，单通道采样速度可达６２０ｋｓｐｓ，四通道同时采样速度可达１８０ｋｓｐｓ。ＵＳＢ接口控制芯片采用Ｃｙｐｒｅｓｓ公司ＦＸ２系列中的ＣＹ７Ｃ６８０１３，通过对其可编程接口控制逻辑的合理设计和芯片内部ＦＩＦＯ的有效运用，实现了数据的高速连续采样和传输。
javascript:window.open(this.src);" style="cursor:pointer;"/>
１ 基本原理

该采集系统总体框架分三部分：主机（能支持ＵＳＢ２．０协议的ＰＣ机）、内部包含ＣＰＵ及高速缓存的ＵＳＢ接口控制芯片（ＣＹ７Ｃ６８０１３）和高速同步采样芯片（ＭＡＸ１１５），如图１所示。其数据传输分两部分：控制信号传输和采集数据传输。控制信号方向为由主机到外设，由外设ＣＰＵ控制，数据量较小；采集到的数据由外设到主机，数据量较大。为了保证较高的传输速度，不经过ＣＰＵ。系统基本操作过程为：主机给外设一个采样控制信号，ＦＸ２根据该信号向Ａ／Ｄ转换器送出相应控制信号，即采样模式控制字；之后由Ａ／Ｄ转换器自主控制转换，并将各通道采样数据存入其片内缓存。一旦转换完成，由Ａ／Ｄ的完成位向ＦＸ２的可编程控制接口发读采样结果信号；然后由可编程接口的控制逻辑依次将各通道采样结果从Ａ／Ｄ的缓存读入ＦＸ２的内部ＦＩＦＯ。当ＦＩＦＯ容量达到指定程度后，自动将数据打包传送给ＵＳＢ总线。期间所有操作不需要ＣＰＵ的干预。采样过程中接口控制逻辑依次取走批量数据，在打包传送时Ａ／Ｄ仍持续转换，内部ＦＩＦＯ也持续写入转换结果。只要内部ＦＩＦＯ写指针和读指针位置相差达到指定的值就立即取走数据。从而保证了同步连续高速采集的可靠性。

２ 硬件部分javascript:window.open(this.src);" style="cursor:pointer;"/>

２．１ 芯片介绍

ＣＹ７Ｃ６８０１３属于Ｃｙｐｒｅｓｓ公司的ＦＸ２系列产品，它提供了对ＵＳＢ２．０的完整解决方案。该芯片包括带８ＫＢ片内ＲＡＭ的高速ＣＰＵ、１６位并行地址总线＋８位数据总线、Ｉ２Ｃ总线、４ＫＢ ＦＩＦＯ存储器以及通用可编程接口（ＧＰＩＦ）、串行接口引擎（ＳＩＥ）和ＵＳＢ２．０收发器。在代码的编写上，与８０５１系列单片机兼容，且速度是标准８０５１的３～５倍。

ＣＹ７Ｃ６８０１３与外设有两种接口方式：可编程接口ＧＰＩＦ和Ｓｌａｖｅ ＦＩＦＯｓ。

可编程接口ＧＰＩＦ是主机方式，可以由软件设置读写控制波形，灵活性很大，几乎可以对任何８／１６ ｂｉｔ接口的控制器、存储器和总线进行数据的主动读写，使用非常灵活。Ｓｌａｖｅ ＦＩＦＯｓ方式是从机方式，外部控制器可象对普通ＦＩＦＯ一样对ＦＸ２的多层缓冲ＦＩＦＯ进行读写。ＦＸ２的Ｓｌａｖｅ ＦＩＦＯｓ工作方式可设为同步或异步；工作时钟为内部产生或外部输入可选；其它控制信号也可灵活地设置为高有效或低有效。笔者在设计中采用主机方式。

ＭＡＸ１１５是美信公司的高速多通道同步采样芯片。含有两组４路同步通道，共８个输入端。采样精度为１２位，采样模式由采样控制字决定，可灵活地在两组中的１～４个通道间选择。采样时，各通道转换结果先存入其内部相对应的４个１２ｂｉｔ存储单元，各通道都转换完后再一起取走。

２．２ 电路原理及设计

考虑ＣＹ７Ｃ６８０１３与ＭＡＸ１１５接口时，采样模式不同，控制波形有所差别，笔者选择主机方式即可编程控制接口（ＧＰＩＦ）。

ＧＰＩＦ是ＦＸ２端点ＦＩＦＯ的内部控制器。在这种方式下，接口内核可产生６个控制输出端（ＣＴＬ０～ＣＴＬ５）和９根线的地址（ＧＡＤＲ[８:０])输出，同时可以接收６个外部输入(ＲＤＹ０～ＲＤＹ５)和２个内部输入。ＦＸ２有４个波形描述符控制各个状态。这些波形描述符可以动态地配置给任何一个端点ＦＩＦＯ。例如，一个波形描述符可以配置为写ＦＩＦＯ，而另一个配置为读ＦＩＦ

[1] [2]  下一页