TMS320C2XX开发设计中应注意的问题

【本文由PB创新网为您整理】
摘要：以TMS320F206为例，阐述了TMS320C2XX系列DSP芯片硬软件设计中应注意的问题。着重探讨了硬件设计、流水线冲突、中断资源、闪速存储器的使用等几个重点问题。

    关键词：TMS320F206 流水线 中断 闪速存储器

高速数字信号处理器是当前信息产业的热点技术之一，采用最先进的DSP无疑会使所开发的产品具有更强的市场竞争力。与普通的MCU相比，DSP芯片放弃了冯·诺依曼结构，采用程序存储器总线和数据存储器总线分开的改进的哈佛结构，独立的程序和数据存储器空间允许同时存取程序指定和数据，因而大大提高了处理速度。在改进的哈佛结构的基础上，DSP芯片广泛采用流水线操作减少指令执行时间，从而进一步增强了处理器的数据处理能力，非常适合于实时数字信号处理，但同时也给设计者带来了高频干扰和流水线冲突等诸多问题。

TMS320C2XX系列DSP芯片结构资源相似，开发工具相同，因而其开发设计具有很高的可比性。TMS320F206（以下简称F206）是TI公司TMS320C2XX系列的一款高性价比定点DSP，目前已广泛应用于图形图像处理、语音处理、通信及仪器仪表等领域。由于DSP的开发、应用方式与普通的MCU差异很大，因此探讨其开发设计很有必要。笔者在设计以DSP为核心的产品开发F206时的几点心得，希望对正在和即将进行TMS320C2XX列系DSP开发的同仁们有所帮助。

1 TMS320F206简介

F206是100引脚的TQFP（正方扁平）封装，它主要具有如下特点：

（1）处理能力强。若时钟采用20MHz晶振，则指令周期50ns，运算能力高达20MIPS。DSP芯片采用静态CMOS集成工艺制作，采用四级流水线操作，其先进的哈佛结构允许对数据与指令的操作同时进行，因而大大提高了数据的吞吐率和指令的执行速度，特殊的DSP指令系统提供了功能强大的数字信号处理操作。

（2）片内具有32K×16位的闪速存储器和4.5K×16位的RAM。利用闪速存储器存储程序，不令降低了成本、减小了体积，同时系统软件升级也非常方便；大容量的片内RAM可满足大多数设计要求，无需扩展片外存储器，既降低了成本又使硬件设计十分简洁。

（3）地址映射分为4个可独立寻址的空间：

·64K字程序存储器，包含程序执行所用的指令和数据。

·64K字本地数据存储器，保存指令所用的数据。

·32K字全局数据存储器，保存与其它处理器共用的数据，或者用作额外数据空间。本地数据存储器的上端32K字（8000h-FFFFH）地址空间可用作全局数据存储器。

·64K字的输入/输出（I/O）空间，与外部外围接口，并且包含片内外围寄存器。

（4）资源丰富。F206具有1个同步串行口SSP、1个异步串行口ASP、1个软件可编程定时器（TIMER）以及大量中断资源和独特的JTAG接口等。由于与目标系统之间采用了JTAG逻辑扫描电路接口（基于IEEE1149.1标准），在仿真时不占用硬件资源，且可随时终止仿真察看CPU内部及外设的工作情况，使得程序的调试和查错十分方便。通过JTAG端口可向片内Flash串行下载程序，无需专门的编程器（XDS510仿真器即具有编程功能），进一步减少了开发成本，便于开发设计和产品的软件升级。

2 硬件设计与调试

2.1 硬件设计时应注意的问题

F206硬件设计时，应重点注意以下几点：

（1）时钟电路。DSP时钟可由外部提供，也可由板上的振荡器提供。但一般DSP系统中经常使用外部时钟输入，因为使用外部时钟时，时钟的精度高、稳定性好、使用方便。由于DSP工作是由时钟为基准，如果时钟质量不高，那么系统的可靠性、稳定性就很难保证。因此，若采用外部时钟，选择晶振时应对其稳定性、毛刺做全面的检验，以便DSP系统可靠地工作。

（2）复位电路。应同时设计上电复位电路和人工复位电路，在系统运行中出现故障时可方便地人工复位。对于复位电路，一方面应确保复位低电平时间足够长，保证DSP可靠复位；另一方面应保证稳定性良好，防止DSP误复位。

（3）在DSP电路中，对所有的输入信号必须有明确的处理，不能悬浮或置之不理。尤其要注意的是：若设计中没有到不可屏蔽硬件中断NMI，则硬件设计时应确保将其相应引脚拉高，否则程序运行时会出现不可预料的结果。若设计中用到NMI，也应在程序正常执行阶段置其相应引脚为高电平。

（4）模拟电路与数字电路应分开布置，独立布线后应单点连接电源和地，避免相互干扰。

（5）DSP、片外程序存储器和数据存储器接入电源前，应加滤波电容并使其尽量靠近芯片电源引脚，以滤除电源噪声。另外，在DSP与片外程序存储器和数字存储器等关键部分周围建议布上地网，以减少外界干扰。

（6）片外程序存储器和数据存储器应尽量靠近DSP芯片放置，同时要合理布局，使数据线和地址线长短基本保持一致。对于DSP系统而言，应选择存取速率与DSP相仿的外部存储器，不然DSP的高速处理能力将不能充分发挥。DSP指令周期为ns级，因而DSP硬件系统中最易出现的问题是高频干扰，因此在制作DSP硬件系统的印制电路板（PCB）时，应特别注意对地址线和数据线等重要信号线的布线要做到正确合理。布线时尽量使高频线短而粗，且远离易受干扰的信号线，如模拟信号线等。

当DSP周围电路较复杂时，建议将DSP及其时钟

[1] [2] [3]  下一页