基于TMS320C6202的主被动复合制导信号处理系统的研制
(5)由于TMS320C6202为BGA封装,在PCB布局布线时其周边的布局空间是有限的,加入缓冲隔离可以延长信号传输距离,从而增大PCB布局的自由度。
当然,加入缓冲隔离后肯定会引起信号的传输延迟,从而降低访问器件的速度,所以牵涉到高速器件时必须充分考虑这一点。
另外,设计中采用两片EPLD(EPM7128AETI100-7和EPM7256144-7),主要完成定时信号、片选信号和控制信号的产生,这样有利于系统的升级和二次开发。
2.2.2 被动信号处理板
被动处理板结构如图5所示。可以看出是被动信号处理板和主动信号处理板的板型基本相同,只是由于被动信号处理板的处理量相对主动信号处理板较少,故只采用一片TMS320C6202。为了实现主、被动信号处理板的同步,将主动信号处理板的时钟信号、定时同步信号引出并提供给了被动信号处理板。
TMS320C6202的多通道串口为同步串口,由于具有很强的可编程性,如时钟、帧同步和时钟源都是可以软件设置的,因此实现起来非常简单,最多只需要7根信号线就可以了。所以通过它实现主、被动信号处理板之间少量的数据交换非常方便。
2.2.3 电源板
整个系统所需要的电源品种较多,有数字3.3V、1.8V、5V和模拟的+/-5V、+/-15V。其中3.3V、1.8电源的功耗较大,整个系统功耗在18W左右。设计中,为了避免数字信号和模拟信号的相互干扰,数字电源和模拟电源分别产生。
2.2.4 设计难点
信号处理板设计的难点主要是高频率数字电路设计和模/数电路的混合设计。javascript:window.open(this.src);" style="cursor:pointer;"/>
由于信号处理板上模拟器件和数字器件共享,并且模拟部分的信号电平也存在较大差别,如低速A/D转换器的输入信号在±10V之间,而高速A/D转换器的模拟输入信号只有几百mV,所以设计当中一方面应充分考虑数字电路对模拟电路的干扰问题。在实际系统中,采取器件隔离、元器件合理布局、电源滤波等方法,例如在运放和ADC的电源端,采用串接铁氧体磁芯来获得较好的滤波效果,模拟地、数字地仅在电源入口处一点连接,最终比较好地解决了噪声串扰问题,A/D转换器的精度均达到系统要求。
2.3 信息处理系统软件设计
整个处理机需要编写软件的是三个EPLD和三个DSP。EPLD完成各种时序的产生和控制以及一些简单的地址译码,编写不是很复杂;软件设计的重点是三个DSP的功能分配和软件的编写。
整个信号处理机的DSP处理流程如图6所示。根据信号处理机的硬件结构和计算量的大小,将各个DSP的功能和流程分配如下:
(1)主动板DSP1
·利用DM将高速A/D转换器采集的数据从FIFO读到片内。利用DMA传数有两个原因:①高速A/D的FIFO连在TMS320C6202的扩展总线(XBUS)上,扩展总线工作在I/O口工作方式,只有DMA能访问,CPU不能进行读写;②利用DMA可以将传数和数据处理并行起来,充分利用DSP的处理能力。
·对读入的数据进行非相参积累和恒虚警检测。
·提取跟踪波门的面积中心和角误差信息。
·将检测到的信息通过双口RAM送到DSP0。
(2)主动板DSP0
·从双口RAM接收DSP1的检测结果。
·对DSP1的检测结果进行二次检测。
·根据二次检测结果控制导引头状态的切换。
·通过低速A/D转换器获得天线的角度和速度,通过低速A/D转换器控制天线的角度或速度。
·通过多通道串口(MCBSP)接收被动通道的检测信息,完成主被动信息融合。
·通过异步串口和上位机进行通讯:传送导师引头状态或连接上位机命令。javascript:window.open(this.src);" style="cursor:pointer;"/>
·利用DMA读取高速A/D采样数据。
·对采样数据进行检测。
·将检测结果通过MCBSP送给主动板DSP0。
DSP的软件开发一般分为三个阶段:(1)编写C代码;(2)如果不满足实时性要求,则要优化C代码;(3)若仍不满足实时性要求,则要对关键性代码用线性汇编改写。对于本文所设计的信号处理机,由于利用了三个高速的DSP芯片并行处理,再加上对C程序进行了人工优化和TI提供的C编译器具有的良好的编译性能,整个程序都是利用C代码实现,完全能够满足信号处理实时性的要求。
本文设计的以TMS320C6202为核心处理器的信号处理机已应用于某导引头的原理样机,并经过外场试验,性能指标满足了系统各方面的要求,效果理想。