为微处理器核心供电

【本文由PB创新网为您整理】
随着处理器核心电压与ASIC 核心电压轮番持续下降，只有彻底理解了需求和可选方案，才能选出能提供这些所需低电压的最佳设计。一般来说，在可能的情况下，我们大多数人都更愿意用线性稳压器，而不是开关稳压器。因为线性稳压器，或 LDO（low dropout，低压降）稳压器，一般实现起来比较简单，成本低，体积小。但是，线性稳压器从 V_IN 到 V_OUT 电压降产生的功率损失会降低电源效率，并且发热高，所以，线性稳压器经常被排除在可选范围之外。而且，当 V_OUT伴随着微处理器核心电压进一步下降，线性稳压器可能会更难于符合要求。然而，立即抛弃 LDO 稳压器也不明智的，毕竟它还有许多优点。
　　在对线性稳压器作了评估后，我们还需要遍历所有的开关稳压器可选方案。是应该采用同步方式还是异步方式；用电流模式还是电压模式；脉冲宽度、脉冲频率还是磁滞开关？还需要其它特性吗？如果可选的线性稳压器和开关稳压器实在太多，要找到一个最适合自己产品的方案，就应该把应用需求列出一个详细清单，然后同各种可供选择的方案进行比较。应该记住：选择正确设计的过程包括三个步骤，第一步就是建立有关需求、约束以及所期望特性的完整清单，从而全面理解自己的需要并使其文档化。
　　这个清单开始于一些基本要素：如输入电压、输出电压以及负载电流。然后尽可能多地添加其它信息。清单中包含的需求、约束和期望特性越多，就更容易缩小可选方案的范围。这一清单可以提示出什么是重要的，并帮助理解及证明自己的最终决定。清单的其它项可能包括：成本、尺寸、电压降（压差V_IN-V_OUT 的最低值）、最小/最大输入电压、最小/最大可接受负载电压、容错/精度、负载瞬态电流、线路调整率、静态电流、电池类型及寿命、开/关脚、封装/布局/定位的限制、顺序、软起动、环境温度、期望和禁止的开关频率、对部件来源/类型的限制等等。除此以外，是否还有其它因素会影响到最终决策呢？
　　经过对需求与约束的充分考察并使之文档化后，第二个步骤是研究选择线性稳压器的可行性。这一步很有必要，这样可以在研究线性稳压器优劣的同时，快速地缩小可选范围。最重要的一些计算都很简单，通过这些计算可以确定功率损耗、效率以及需要的散热方式：首先，用 I_OUT 与 压差V_IN-V_OUT的乘积计算出功率损耗，然后与 IC 内部电路的功耗相加：P_LOSS=[(V_IN-V_OUT)×I_OUT]+P_IC，其中，P_IC=V_IN×I_GND（I_GND 亦为 I_SUPPLY 或 I_Q）。
　　确认采用了最大的 V_IN 和最小的 V_OUT 来计算最差情况的数值。电源通常指定了最大 V_IN，而最小 V_OUT 的准确值可以通过数据表得到。接下来计算给负载提供的功率，方法是用输出电压乘以负载电流：P_OUT=V_OUT×I_OUT。最后，计算效率：用加到负载上的输出功率除以系统总功率：效率 = P_OUT/(P_OUT+P_LOSS)。于是就得到了一些关键数据，可以用来筛选线性稳压器。

　　功率损耗有两个后果：发热和低效率。使用线性稳压器的关键在于是否可以发散和耐受产生的热量，以及避免由此所致电池寿命的缩减。另一个关键问题是，是否能通过提高 LDO 稳压器的性能来维持它的候选资格。图1 显示了在某个V_IN-V_OUT 差(V_DIFF)范围内，功率损耗与I_OUT的关系。图 2 显示了几种常见封装的功率耗散能力。如图 2 所示，业界标准封装技术可以在不加散热片情况下提供超过 2W 的功耗。可将此数值与上面计算的 P_LOSS 相比较。图 3 按图 2 所示顺序和相对大小列出了各种封装形式。


　　已知负载电流和压差V_IN-V_OUT确定功率损耗，那么如何提高 LDO 稳压器的性能，使之适应标准封装的限制？尽管负载决定了输出电流和电压，但仍可以减小输入电压和 V_DIFF。如果能降低这个电压差，就可以减小功耗和封装的约束，也就可以有更多可供选择的 LDO 稳压器方案。

　　新型 LDO 稳压器满足了这一要求，它具有比以往产品更低的电压降(V_DIFF)，以及降低最小输入电压和输出电压等级的方法。需要用场效应管(FET)代替双极晶体管来担当传输晶体管角色，因为 FET 的导通电阻电压降低于双极晶体管的固定饱和电压（图 4）。但很遗憾，大多数的 LDO 稳压器仍然要求最低输入电压要高于控制电路的工作电压。市场上也出现了一些改进后的 LDO 稳压器：它们有一个 V_IN 和一个 V_BIAS 输入，即将主电流通路与 IC 的偏置通路分隔开。换句话说，该器件的控制电路运行在较高的标准电压下(5V)，有极小的电流(3mA)，而通向输出端的大电流通路则来自一个独立的低电压输入(V_IN)。这种设置降低了压差V_IN-V_OUT以及功率损耗。美国国家半导体的 LP3883 就是使用 V_BIAS 端的一个电路实例，它在 3A 输出电流时压降为 210 mV。可以从一个 1.5V 电源（另一个核心电压）为 1.2V 负载(3.6

[1] [2] [3]  下一页