HPI自举在TMS320VC5402芯片上的实现

【本文由PB创新网为您整理】
摘要：在由TI系列DSP组成的多机系统中，往往用HPI进行多机数据交换。由于HPI的功能特性，产生了一种新的应用——使用HPI对DSP进行自举。介绍了使用HPI对TMS320C5402进行自举，从而省掉了DSP的EPROM，使DSP只使用SRAM，提高了处理速度，并使HOST CPU具有更大的控制权，很适合多处理器系统。

    关键词：自举 DSP Bootloader

当前，数字信号处理器（DSP）芯片以其强大的运算能力在通信、电子、图像处理等各个领域得到了广泛的应用。使用DSP的系统可以按处理器使用的数目分为单处理器系统和多处理器系统。单DSP的系统尽管结构简单，但系统的功能将不可避免地有有所限制。由于DSP的控制功能不是非常强大，在应用中往往不得不把DSP作为目标系统专门负责复杂的运算，而另外使用一个主机（PC机或是单片机）对整个系统的运行实行控制。所以，在使用DSP的多处理器系统中，主机（单片机、PC机、另一个DSP芯片）与目标系统DSP的数据交换就成应用系统设计中必须考虑的重要问题。

1 主机接口的传统解决方案

解决主机与目标系统的数据交换是一个非常复杂的问题，传统的方式是采用DMA（Direct Memory Access）或全局存储器（Global Memory）完成多机系统中的数据共享。在DMA方式下，读写共享人存必须要求其它处理器处于停止工作的状态，所以DMA共享存储器的方式往往不为人所用。全局存储器是多个处理器共享的存储器。在使用全局存储器的应用系统中，DSP的地址空间被分成局部块（Local Section）和全局块（Global Section）。局部块用于完成处理器自己的工作，而全局块则用来完成与其它处理器的通信工作。在TMS320C5x器件中，使用全局存储器分配寄存器Greg完成对全局内存的管理工作。Greg指定部分DSP内存为全局内存。比如，TMS320C5x器件能够分配全局数据内存空间，并通过BR（Bus Request）和hcs控制信号实现与该内存的通信。当需要寻址全局内存空间时，BR和hcs信号变低电平。于是外部逻辑进行全局内存控制权的裁决，裁决的结果将通过选通信号通知某个TMS320C5x，从而使该DSP现在就拥有对全局内存的控制权。显然，使用全局内存的方式来完成多DSP的共享数据通信是非常方便的。但是，应用系统往往由单片机作为主机，DSP作为目标系统构成。由于当前使用最多的单片机往往是8位机，使用16位机的共享内存完成主机与DSP的数据交换不是处理太复杂就是资源利用不充分。为了解决DSP与低档8位主机的数据交换问题，TI公司在TMS320C54x系列中使用了HPI接口。HPI将以往一些需片外实现的功能集成在片内，简化了与主机的连接，同时主机可以达到很高访问速度。该HPI端口在TI TMS320C6x系列的器件中也得到了保持，且功能有所增强。
javascript:window.open(this.src);" style="cursor:pointer;"/>
2 TMS320VC5402的HPI

TMS320VC5402是TI公司的54X系列定点DSP，具有低功耗，高性能的特点。

CPU 增强的多总线结构，三条独立的16bit数据存储器总线和一条程序存储器总线；40bit运算逻辑单元（ALU），包括一个40bit的桶形移位器和两个独立的40bit累加器，17bit×17bit并行乘法器；连接一个40bit的专用加法器，可用来进行非流水单周期乘/加（MAC）运算；比较、选择和存储单元（CSSU）用于Viterbi运算器的加/比较选择；指数编码器在一个周期里计算一个40bit累加器的指数值；两个地址发生器中有八个辅助寄存器和两个辅助寄存器运算单元（ARAUs）；数据总线具有总线保持特性。

存储器 扩展地址模式可最大寻址到1M×16bit外部程序空间，4K×16bit片上ROM，16K×16bit双访问片上RAM。

指令集 支持单指令循环和块循环，存储块移动指令提供了高效的程序和数据存储器管理，支持32bit长字操作数指令，支持两个或三个操作数读指令，支持并行存储和并行加载的算术命令、条件存储指令和中断快速返回，支持定点DSP C语言编译器。

片上硬件资源 软件可编程等待状态发生器和可编程存储单元转换，连接内部振荡器或外部时钟源的锁相环（PLL）时钟发生器，两个多通道缓冲串口（McBPs），增强型8bit并行主机接口（HPI8），两个16bit定时器，6通道直接存储器访问（DMA）控制器。

电源 低功耗，工作电源有3.3V和1.8V（内核），用节电模式的IDLE1、IDLE2及IDLE3指令做功率控制，可禁止CLKOUT信号。

速度 在3.3V供电（1.8V核心电压）下单周期定点指令的执行周期为10ns（100MIPS）。

仿真 符合IEEE1149.1边界扫描逻辑标准的片内扫描仿真逻辑接口。

TMS320C54x系列DSP芯片中的HPI，能够顺序传送或随机传送数据，产生HOST中断和C54x中断，接口灵活，并可通过DMA总线访问片内RAM。当TMS320C54x与主机（或主设备）交换信息时，HPI是主机的一个外围设备。HPI有8根数据线HD（0～7），在TMS320C54x与HOST传送数据时，HPI能自动将外部接口传来的连续数据组合成16位数后传送给DSP。如果HOST和DSP竞争同一个地址，则HOST优先，DSP等待一个HPI周期。

TMS320C54x系列发展到TMS320VC5402的时候，其HPI已经得到了增强，被称为HPI-8。和TMS320C54x系列前几款芯片中的标准HPI相比，HPI-8在几个方面有所不同，见表1。

表1 HPI-8和标准HPI的主要差别

增强型HPI（HPI-8）	标准HPI
可访问所有片内RAM空间 HOST访问总是与TMS320C54z时钟同步 HOST和TMS320C54x都可访问片内RAM	可访问所有片内2K的RAM空间 HOST-Only模式下HOST访问与TMS320C54x时钟同步 HOST-Only模式，HOST具有独占的访问权

H

[1] [2]  下一页