PDP数据驱动模块STV7610A及其应用

【本文由PB创新网为您整理】
摘要：介绍了专用于平板显示的数据电极驱动芯片STV7610A的结构特点、引脚功能和工作原理，给出了STV7610A在PDP显示系统中的应用方法。由于STV7610A能为PDP数据电极提供高压，因而具有较好的图像显示效果。

    关键词：等离子显示器 高压驱动器 数据电极驱动芯片 STV7610A

1 概述

等离子显示器（Plasma Display Panel）是目前大尺寸电视中最看好的新技术，但因其成本居高不下，因而普及比较缓慢。实际上，PDP显示屏的成本有一半是在驱动电路上，而整个驱动电路则有超过一半的成本耗费在数据及扫描驱动线路上，因此，降低这些驱动模块的成本就显得至关重要。

等离子电视的核心技术是等离子面板的制造工艺和高压驱动电路设计，其中高压驱动电路的设计技术目前只有NEC、日本富士电子、德州仪器公司、意法半导体，松下半导体公司拥有。STV7610A是由意法半导体公司（STMicroelectronics）最新开发的一款低成本、高耐压数据电极驱动电路。它采用BCD（Bipolar-CMOS-DMOS）工艺，并集中Bipolar结构提供的最好模拟功能效能表示、CMOS的高集成度、功率器件的高耐压、高效率及可降低芯片功率损耗功率级线路等优点。该器件将高低压模块集成在同一芯片上。因此，用STV7610A作为PDP屏的数据电极驱动电路能更好地降低存储控制电路和驱动电路成本，缩减驱动电路体积。
javascript:window.open(this.src);" style="cursor:pointer;"/>
2 STV7610A内部结构及性能特点

STV7610A主要功能模块可以分为四个部分，即逻辑部分和高压驱动部分（内部结构见图1）。逻辑电路部分主要由一个96位的移位寄存器（16位×6）、一个96个锁存器和基本的逻辑门构成，其主要功能是完成对信号的移位和寄存。逻辑部分中的移位寄存器主要采用双向移位寄存器来实实现整个PDP驱动芯片的双向移位功能，锁存器主要通过锁存控制信号完成对前级信号的锁存，以便需要时送给后级高压驱动部分。STV7610A逻辑块的电源电压为5V，高压驱动模块的输出电压可达100V、电流为90mA；同时它还具有以下特点：

（1） 芯片内部功耗低；

（2） 高压驱动模块有效高的耐压能力；

（3） 高速数据传输能力，fmax=20MHz;

（4） 工作温度范围宽，TA=-20~85℃。

3 STV7610A管脚定义和工作原理

STV7610A采用144管脚的TQFP封装形式，各管脚分别按逆时针顺序排列在四周。其中包括96个高压输出管脚、13个电源管脚、6个逻辑输入管脚、6个逻辑输出管脚、5个控制管脚和18个空管脚。各管脚功能说明如下：

OUT1~OUT96（管脚4~36，73~105，112~141）；高压输出端；

VSSSUB（管脚55）：整个芯片衬底接地；

VSSSLOG（管脚54）：逻辑块地；

VCC（管脚53）：逻辑块电源；

VSSP（管脚40、68、109、144）：驱动块地；
javascript:window.open(this.src);" style="cursor:pointer;"/>
    VPP（管脚1、2、66、107、108）：驱动块电源；

A1~A6（管脚59~64）：正向数据输入/输出端；

B1~B6（管脚49~44）：反向数据输入/输出端；

CCK（管脚56）：时钟输入端；

F/R（管脚52）：移位方向控制端。当F/R=1时，A为输入端，B为输出端，移位寄存器执行正向移位功能；当F/R=0时，B为输入端，A为输出端，移位寄存器执行反向移位功能；

STB（管脚57）：锁存使能控制端。当STB=1时数据锁存，当STB=0时允许数据通过；

POL（管脚50）：极性反转控制端；

BLK（管脚51）：输出置位控制端。当BLK=0时，所有输出端均为低；

其余管脚均为空脚。

为解决芯片高压部分的散热问题。TV7610A将高压输出端放置在一起，并采用了多重金属层技术，其中内层用来连接CMOS，而在顶端采用较厚金属层连接高压部分功率器件。为便地安装调试，将所有控制信号放置在芯片的同一侧。

各控制管脚所加信号与移位寄存器状态和高压驱动块输出状态的关系如表1、表2所列。

表1 移位寄存器真值表

输  入		输入/输出		移位寄存器
F/R	CLK	A	B	输出端Q
高	上升沿	输入	输出	正向移位
高	×	输入	输出	维持
低	上升沿	输出	输入	反向移位
低	×	输出	输入	维持

表2 高压输出驱动块真值表

Qn	STB	BLK	POL	输出端	输出状态
×	×	低	×	低	输出全低
×	×	高	低	高	输出全高
×	高	高	高	Qn	数据锁存
低	低	高	高	低	数据输出
高	低	高	高	高	数据输出

现以正向移位为说明TV7610A的工作原理。当F/R=1时，在CLK时钟的上升沿，数据从Ai(i=1~6)输入移位至寄存器内，当STB=1时，锁存器对前级数据进行锁存，而当STB=0时，数据则由锁存器输出；只有BLK、POL全为高时，数据才能由锁存器输出至高压输出端。因此，当对高压输出端进行全高或全低控制时，只需满足BLK=1、POL=0或BLK=0即可。

4 基于TV7610A的PDP驱动电路

在采用ADS（寻址显示分离）技术的PDP中，为了实现不同的灰度等级，将一帧图像分8 个子场显示，每帧图像的开始是场准备期，每一个子场又由初始期、寻址期和维持期构成，其具体波形可参见图2。在驱动PDP时，场准备期和子场初始期主要通过TV7610A的全低工作状态实现（见表2）；维持期通过相应驱动波形的工作状态来实现；而在寻址期扫描阶段，则TV7610A的移位工作状态来实现；为得到A电极（数据电极）在初始期、维持其与寻址期所需的电压波形，应使驱动芯片的电源引脚VPP和地引脚VSSP在不同的时刻具有不同的电压。
javascript:window.open(this.src);" style="cursor:pointer;"/>
    对于分辨率为852×480的42英寸等离子显示屏而言，A电极需852×3=2556根输出线，共需27片TV7610A，每个芯片有6根数据线，这样，共有162根数据线；为降低前级数据处理的难度，设计时可将两个相邻芯片定为一组，共有一组数据线。奇数片和偶数片分别使用频反向的不同时钟，即在一个时钟的上升沿，奇数片TV7610A进行数据移位，而在另一时钟的上升沿，偶数片TV7610A进行数据移位。这样，不提高时钟频率就能将数据输入线减少一半；但使用这种方式时，数据的输入格式也应做相应的处理。芯片的级联关系如图3所示。

在实际应用中，要确保利用TV7610A的所有电源引脚和地引脚。并且VSSSUB VSSSLOG必须接到同一电位；另外，为防止器件的闩锁效应，加电源时要按照先加逻辑块电源VCC，后加逻辑信号，再加驱动块电源VPP的顺序进行，关断电源时则应以相应的顺序进行操作。

5 结语

本文介绍了TV7610A的内部结构和工作原理，说明了在PDP中的具体应用。实践证明，以TV7610A为核心设计的PDP驱动电路能很好地满足PDP屏的显示要求。