８位高速A/D转换器TLC5510的应用

【本文由PB创新网为您整理】
摘要：TLC5510是美国德州仪器（TI）公司生产的８位半闪速结构模数转换器，它采用CMOS工艺制造，可提供最小２０Msps的采样率。可广泛用于数字ＴＶ、医学图像、视频会议、高速数据转换以及ＱＡＭ解调器等方面。文中介绍了TLC5510的性能指标、引脚功能、内部结构和操作时序，给出了TLC5510的应用线路设计和参考电压的配置方法。

    关键词：高速ＡＤ转换；数据采集；TLC5510

１　概述

ＴＬＣ５５１０是美国ＴＩ公司生产的新型模数转换器件（ＡＤＣ），它是一种采用ＣＭＯＳ工艺制造的８位高阻抗并行Ａ／Ｄ芯片，javascript:window.open(this.src);" style="cursor:pointer;"/>能提供的最小采样率为２０ＭＳＰＳ。由于ＴＬＣ５５１０采用了半闪速结构及ＣＭＯＳ工艺，因而大大减少了器件中比较器的数量，而且在高速转换的同时能够保持较低的功耗。在推荐工作条件下，ＴＬＣ５５１０的功耗仅为１３０ｍＷ。由于ＴＬＣ５５１０不仅具有高速的Ａ／Ｄ转换功能，而且还带有内部采样保持电路，从而大大简化了外围电路的设计；同时，由于其内部带有了标准分压电阻，因而可以从＋５Ｖ的电源获得２Ｖ满刻度的基准电压。ＴＬＣ５５１０可应用于数字ＴＶ、医学图像、视频会议、高速数据转换以及ＱＡＭ解调器等方面。

２　内部结构、引脚说明及工作原理

２．１ ＴＬＣ５５１０的引脚说明

ＴＬＣ５５１０为２４引脚、ＰＳＯＰ表贴封装形式（ＮＳ）。其引脚排列如图１所示。各引脚功能如下：

ＡＧＮＤ：模拟信号地；

ＡＮＡＬＯＧ ＩＮ：模拟信号输入端；

ＣＬＫ：时钟输入端；

ＤＧＮＤ：数字信号地；

Ｄ１～Ｄ８：数据输出端口。Ｄ１为数据最低位，Ｄ８为最高位；

ＯＥ：输出使能端。当ＯＥ为低时，Ｄ１～Ｄ８ 数据有效，当ＯＥ为高时，Ｄ１～Ｄ８为高阻抗；

ＶＤＤＡ：模拟电路工作电源；

ＶＤＤＤ：数字电路工作电源；

ＲＥＦＴＳ ：内部参考电压引出端之一，当使用内部电压分压器产生额定的２Ｖ基准电压时，此端短路至ＲＥＦＴ端；

ＲＥＦＴ：参考电压引出端之二；

ＲＥＦＢ：参考电压引出端之三；

ＲＥＦＢＳ ：内部参考电压引出端之四，当使用内部电压基准器产生额定的２Ｖ基准电压时，此端短路至ＲＥＦＢ端。

图2 图3

    ２．２ ＴＬＣ５５１０的内部结构及工作过程

ＴＬＣ５５１０的内部结构如图２所示。由图中可以看出：ＴＬＣ５５１０模数转换器内含时钟发生器、内部基准电压分压器、１套高４位采样比较器、编码器、锁存器、２套低４位采样比较器、编码器和１个低４位锁存器等电路。ＴＬＣ５５１０的外部时钟信号ＣＬＫ通过其内部的时钟发生器可产生３路内部时钟，以驱动３组采样比较器。基准电压分压器则可用来为这３组比较器提供基准电压。输出Ａ／Ｄ信号的高４位由高４位编码器直接提供，而低４位的采样数据则由两个低４位的编码器交替提供。

ＴＬＣ５５１０的工作时序见图３。时钟信号ＣＬＫ在每一个下降沿采集模拟输入信号。第Ｎ次采集的数据经过２．５个时钟周期的延迟之后，将送到内部数据总线上。

在图３所示的工作时序的控制下，当第一个时钟周期的下降沿到来时，模拟输入电压将被采样到高比较器块和低比较器块，高比较器块在第二个时钟周期的上升沿最后确定高位数据，同时，低基准电压产生与高位数据相应的电压。低比较块在第三个时钟周期的上升沿的最后确定低位数据。高位数据和低位数据在第四个时钟周期的上升沿进行组合，这样，第Ｎ次采集的数据经过２．５个时钟周期的延迟之后，便可送到内部数据总线上。此时如果输出使能ＯＥ有效，则数据便可被送至８位数据总线上。由于ＣＬＫ的最大周期为５０ｎｓ，因此，ＴＬＣ５５１０数模转换器的最小采样速率可以达到２０ＭＳＰＳ。
javascript:window.open(this.src);" style="cursor:pointer;"/>
 ３　在线阵ＣＣＤ数据系统中的应用

图４ 为ＴＬＣ５５１０的典型外接电路。图中的ＦＢ１～ＦＢ３为高频磁珠，模拟供电电源ＡＶＤＤ经ＦＢ１～ＦＢ３为三部分模拟电路提供工作电流，以获得更好的高频去耦效果。

笔者研制的该线阵ＣＣＤ数据采集系统主要由时序发生器、ＣＣＤ驱动电路、视频信号预处理电路及ＡＤＣ、数据存储器、ＰＣ机等组成。ＴＬＣ５５１０的高速、内带采样保持电路等特点使其更利于该设计。ＴＬＣ５５１０的主要作用是将ＣＣＤ输出的高速模拟视频信号转换为与其模拟幅值相对应的８位数字视频信号。图５是笔者设计的视频信号Ａ／Ｄ转换器ＴＬＣ５５１０的外围电路。ＴＬＣ５５１０可使用外部和内部两种基准电压连接方法。其中外部基准电压从引脚ＲＥＦＴ和ＲＥＦＢ接入，并应满足：

ＶＲＥＦＢ＋２Ｖ≤ＶＲＥＦ≤ＶＤＤＡ

０≤ＶＲＥＦＢ≤ＶＲＥＦＢ－２Ｖ

２Ｖ≤ＶＲＥＦＴ－ＶＲＥＦＢ≤５Ｖ

对于从零电平开始的正极性模拟输入电压，ＲＥＦＢ应当连接到模拟地ＡＧＮＤ。ＶＲＥＦＴ的范围为２Ｖ～５Ｖ。如果要简化电路，可利用ＴＬＣ５５１０的内部分压电阻从模拟电源电压ＶＤＤＡ上取得基准电压。在本设计中，ＣＣＤ输出的模拟视频信号经过反相、滤波、放大之后即为从零电平开始的正极性模拟电压信号。因此，为了简化电路并同时满足设计要求，笔者选用了ＴＬＣ５５１０的内部基准方式，同时，因为ＣＣＤ视频信号是２Ｖ基准，所以，根据ＴＬＣ５５１０的自身的特点，在设计过程中，笔者将ＲＥＦＢＳ端与ＡＧＮＤ，而将ＲＥＦＴＳ与ＶＤＤＡ端相连，同时将ＲＥＦＢＳ短接至ＲＥＦＢ端，ＲＥＦＴＳ短接至ＲＥＦＴ端来获得２Ｖ基准电压。

在用该数据采集系统采集数据的过程中，当ＣＣＤ输出端输出视频信号时，在由时序发生器产生的Ａ／Ｄ转换控制时钟ＣＬＫ的同步控制下， ＴＬＣ５５１０会将差动放大、低通滤波后的ＣＣＤ模拟视频信号实时地转换为与其模拟幅值相对应的８位数字信号，当ＴＬＣ５５１０的输出使能 ＯＥ为低电平且高速数据存储器的地址译码控制和写控制均有效时，系统可将转换结果存入高速数据存储器，以等待ＰＣ机的读取。为了使ＣＣＤ输出的视频信号能够正确可靠的转换和存储，在设计过程中，笔者对ＴＬＣ５５１０的工作控制时钟ＣＬＫ、输出使能ＯＥ及高速数据存储器的地址译码控制时钟、读写控制时钟的周期做了具体的时间预算，并对它们之间的逻辑相位关系做了详细的研究。根据预算，笔者将时序发生器内部的计数器、比较器、逻辑门以及Ｄ触发器等进行逐级分频和逻辑组合，从而使其产生正确可靠的时序逻辑。系统及数据分析实验证明，采用ＴＬＣ５５１０作为线阵ＣＣＤ视频信号的Ａ／Ｄ转换芯片，其接口电路简单实用，使用方便，稳定性好。

图5 视频信号A/D转换外围电路图

４　结束语

在对ＴＬＣ５５１０模数转换器及其在线阵ＣＣＤ数据采集系统的应用设计中，笔者通过实验总结出如下经验：

（１） 为了减少系统噪声，外部模拟和数字电路应当分离，并应尽可能屏蔽。

（２） 因为ＴＬＣ５５１０芯片的ＡＧＮＤ和ＤＧＮＤ在内部没有连接，所以，这些引脚需要在外部进行连接。为了使拾取到的噪声最小，最好把隔开的双绞线电缆用于电源线。同时，在印制电路板布局上还应当使用模拟和数字地平面。

（３） ＶＤＤＡ至ＡＧＮＤ和ＶＤＤＤ至ＤＧＮＤ之间应当分别用１μＦ电容去耦，推荐使用陶瓷电容器。对于模拟和数字地，为了保证无固态噪声的接地连接，试验时应当小心。

（４） ＶＤＤＡ、ＡＧＮＤ以及ＡＮＡＬＯＧ ＩＮ 引脚应当与高频引脚ＣＬＫ和Ｄ０～Ｄ７隔离开。在印制电路板上，ＡＧＮＤ的走线应当尽可能地放在ＡＮＡＬＯＧ ＩＮ 走线的两侧以供屏蔽之用。

（５） 为了保证ＴＬＣ５５１０的工作性能，系统电源最好不要采用开关电源。