USB2.0接口和DSP构成的高速数据采集系统

虽然ADS5422的供电电压为5V，但其输出的数字信号电平兼容3.3V电平，因此不需要电平转换芯片，只要将ADS5422的数据线与IDT72V2113的数据线相连即可。但是，ADS5422采样和存储采样数据到IDT72V3113中，这两个操作对时序配置要求非常严格，如果两者时序关系配合得不是很好，就会发生数据存储出错或者掉数。如何简单、可靠地实现采样和存储是设计这部分电路的难点。一般的方法是，通过可编程逻辑器件（CPLD或FPGA）来实现ADC与FIFO存储器之间的时序，即由CPLD或FPGA来控制ADC采样和FIFO存储器的写操作。但是，通过仔细查看ADS5422和IDT72V2113的工作时序图，找到了一种简单可靠的实现方法，此方法不需要CPLD或FPGA就可以实现两者的时序配合。

首先分析ADS5422的工作时序图，如图3所示，其中t1为采样时钟上跳沿到输出数据无效之间的时间间隔，即数据保持时间，其大小为3ns。查看IDT72V2113的相关文档可知，对其进行写操作时，数据线的保持时间大于1ns即可满足要求。因此，ADS5422与IDT72V2113之间的时序配合可以采用以下简单的实现方法：ADS5422的采样时钟和IDT72V2113的写时钟采用同一个时钟源，这样，每一个时钟的上跳沿，ADS5422进行模数转换，同时将上个时钟周期内输出的采样数据存储到DT72V2113内部。

2．3 C6203B与IDT72V2113的连接

C6203B与IDT72V2113的连接是通过C6203B外部扩展总线（XB）。C6203B的外部扩展总线（XB）宽度为32位，可以实现与同步FIFO无缝连接，可以同时无缝实现四个FIFO写接口或者实现3个FIFO写接口及1个FIFO读接口。通过无缝连接实现FIFO读接口，FIFO必须连接到XCE3上，数据通过DMA方式从IDT72V2113传送到C6203B的片内RAM中，具体连接如图4所示。图4中，4片IDT72V2113经过字长和字深扩展形成2MB的数据输入缓冲，输入数据总线（D0～D15）、输出数据总线（Q0～Q15）、读使能（REN）、读时钟（RCLK）、写使能（WEN）、写时钟（WCLK）和将空标志信号（PAE）是由4片IDT72V2113的相应信号组合形成的；XCE3为外部扩展总线（XB）的空间选择信号，XFCLK为外部扩展总线（XB）的输出时钟，EXT_INT4是C6203B的外部中断信号4，DX0用作通用输出口，控制IDT72V2113的写使能信号。

2.4 CY7C68013与C6203B的连接

CY7C68013是一个非常方便的USB2.0实现方案，它提供与DSP或者MCU连接的接口，连接方法有两种：Slave FIFOs和Master可编程接口GPIF。在本方案中，选用了Slave FIFOs方式，异步读写。Slave FIFOs方式是从机方式，DSP可以像读写普通FIFO一样对CY7C68013内部的多层缓冲FIFO进行读写。具体的电路连接如图5所示。FLAGA、FLAGB和FLAGC是CY7C68013内部FIFO的状态标志，C6203B通过通用I/O口来获得FIFO的空、半满（由用户设定半满的阈值）和满等状态信息。C6203B对CY7C68013内部FIFO的选择，以及数据包的提交也是通过通用I/O口来实现。C6203B通过EMIF接口的CE2空间对CY7C68013进行读写操作。工作过程为：DSP通过USB向PC发送数据时，首先查看空、半满和满这三个状态信号，然后向USB写入适当大小的数据，以保证数据不会溢出；PC机通过USB向DSP发送命令字时，USB通过中断方式通知DSP读取命令字。
javascript:window.open(this.src);" style="cursor:pointer;"/>
3 USB软件设计

USB接口开发中有相当大的工作量是关于USB软件的开发，USB软件包括三方面的工作：固件（firmware）设计，驱动程序设计和主机端应用程序的设计。

3．1 固件设计

固件是运行在CY7C68013上的程序，可采用汇编语言或C语言设计，其主要功能是控制CY7C68013接收并处理USB驱动程序的请求（如请求设备描述符、请求或设置设备状态，请求或设置设备接口等USB2.0标准请求）、控制CY7C68013接收应用程序的控制指令、通过CY7C68013存放数据并实时上传至PC等。

本方案中的固件设计思路如下：

①使CY7C68013工作于异步从FIFO（Asynchronous Slave FIFO）模式。相应的寄存器操作为：IFCONFIG=0xCB。

CY7C68013具有多种工作方式，除了可以作为能够产生任意控制波形的主控芯片外，即使作为从设备，也可选择异步还是同步方式。由于DSP的关系，本方案选择异步从方式。

②将4KB的FIFO对应两个端点（EndPoint），即EndPoint2和EndPoint6。相应的寄存器操作为：EP2CFG=0xA0,EP6CFG=0xF2。

EndPoint2与EndPoint6分别对应2KB的内装中FIFO（下文分别称为FIFO2、FIFO6），存放USB需要上传与接收的数据。其中EndPoint2为OUT型，负责从主机接收数据；EndPoint6为IN型，负责向主机发送数据。另外，EndPoint2与EndPoint6均采用批量（BULK）传输方式，这种方式相对于其它USB2.0定义的传输方式具有数据可靠、传输速率高等特点，是最常用的传输方式。

③对FIFO进行配置。相应的寄存器操作为：EP2FIFOCFG=0x11，EP6FIFOCFG=0x0D。

本方案将FIFO2、FIFO6设置成自动方式。这里所谓“自动”，是指在数据的传输过程中，不需要CY7C68013的8051内核参与。如有特殊需要可以设成手动方式，这样8051就可以对数据进行修改，如图6所示。另外还将FIFO配置成16位接口。

④其它操作。为了完善整个USB传输功能，提高固件的健壮性，还必须配以其它设计，这包括FIFO的自动清空复位，个性化命令等功能，在此就不进行详细讨论了。javascript:window.open(this.src);" style="cursor:pointer;"/>

3．2 驱动程序设计

USB系统驱动程序采用分层结构模型，分别为较高级的USB设备驱动程序和较低级的USB函数层。其中USB函数层由两部分组成：较高级的通用串行总线驱动程序模块（USBD）和较低级的主控制器驱动程序模块（HCD）。在上述USB分层模块中，USB函数层（USBD及HCD）由Windows提供，负责管理USB设备驱动程序和USB控制器之间的通信；加载及卸载USB驱动程序；与USB设备通用端点（EndPoint）建立通信并执行设备配置、数据与USB协议框架和打包格式的双向转换任务。目前Windows提供有多种USB设备驱动程序，但并不针对实时数据采集设备，因此USB设备驱动程序需由开发者自己编写。

开发USB设备驱动程序，可采用Numega公司的开发包Driver Works和Microsoft公司的2000DDK，并以VC++6.0作为辅助开发环境。Driver Works提供的驱动向导，可根据用户的需要，自动生成代码框架，减少了开发的难度，缩短了开发的周期。但是，Cypress公司为了方便用户开发USB接口，在CY7C68013的开发包中提供了一个通用驱动程序，该程序可不加修改，经DDK编译后直接使用。在本设计方案中，采用的就是这个通用驱动程序。

3．3 应用程序设计

主机应用程序是主要实现从高速数据采集处理板该取处理后的数据、存储、显示处理结构以及向数据采集处理板发送控制命令。在Windows 2000下，我们使用的应用程序开发工具是VC++6.0。

4 系统工作原理

上电后，ADS5422一直工作，采样产生的数据是否存储到IDT72V2113中，由C6203B的DX0引脚状态来决定。C6203B进行初始化，外部扩展总线的XCE3设置为同步FIFO读操作模式。DMA通道0配置为每次传输1帧，每帧 1024个半字，同步事件设置为外部中断4，触发极性为高电平，初始化定时器0，定时间隔为22ms。当外部同步信号到来时，启动定时器0，手动启动DMA通道0，同时设置DX0为低电平。ADS5422采样产生的数据开始写入IDT72V2113，当定时器0中断到来时，设置DX0为高电平，关闭IDT72V2113的写使能，采样数据不再存储到IDT72V2113内。随着数据不断写入IDT72V2113，当其内部的数据量大于1023个半字时，IDT72V2113的将空标志信号（PAE）由低电平变为高电平，使得C6203B的外部中断信号有效，从而触发DMA传输，C6203B的DMA通道0通过外部扩展总线（XB）读取1024个半字的数据，存储于内部RAM中，传输结束后向C6203B发送中断，通知C6203B处理数据。C6203B处理完数据后，通过USB2.0接口发送处理结果，然后重新启动DMA通道0，进行下一次DMA传输。如此循环，直到处理完所有数据。当下一个外部同步信号到来时，进行下一轮数据采集处理过程。

5 总结

本文详细介绍了基于USB2.0接口和DSP的高速数据采集处理系统的系统构成、硬件连接以及USB2.0驱动程序和固件程序的开发。经实际验证，系统运行可靠，是一种比较好的高速数据采集与处理的解决方案。