MPEG4音、视频编码芯片IME6400及其应用
摘要:IME6400是韩国INTiME公司开发的、可支持MPEG4高分辨率实时视频编码的集成电路芯片。文中介绍了IEM6400芯片的性能特点,给出了利用该芯片设计基于嵌入式PC内核的数字视频监控系统的具体方法。
关键词:MPEG4;IME6400;嵌入式系统;编码器
1 概述
MPEG4是运动图像专家组(Moving Picture Expert Group)标准系列中的一员,是国际标准化组织为多媒体通信制定的一种解决方案。MPEG4的主要特点是对图像中的内容进行编码。它比MPEG2编码具有更多的优点。为此,韩国INTiME公司推出可支持MPEG4标准编码方案的集成电路芯片IME6400,从而引发人们开始研究利用该集成电路来提升监控系统的速度和性能。本文结合IME6400在嵌入式系统下的应用对该芯片进行了简要介绍。
2 IME6400的性能特点
IME6400是一片采用240脚PQFP封装的多通道数字音、视频编码系统级芯片,该芯片可以支持MPEG4/2/1视频压缩编码标准;同时支持I、P和B帧压缩。其图像大小可以编程设定,最大尺寸可达2048×2048;码率可以支持固定和可变码率压缩,并且支持动态检测。
IME6400可支持48/44.1/ 32/ 24/ 22.05/ 16kHz音频采样。它的同步串行接口为可选的外部音频DSP。而外部接口则用32-Bit来同步DRAM总线接口和8/16Bit的外部HOST接口。另外IME6400需要27MHz的外部时钟。
3 IME6400主要引脚功能
3.1 SDRAM引脚
IME6400中的SDRAM接口能支持32bit同步DRAM总线接口。根据不同的需要可选用4Mbits到64Mbits不同大小的SDRAM。当需支持高分辨率、MPEG4编码时,其最小的SDRAM大小应为32Mbits。SDRAM接口的主要引脚功能如下:
DD[31:0]:SDRAM数据总线。javascript:window.open(this.src);" style="cursor:pointer;"/>
DA[14:0]:SDRAM地址总线,其中DA[14:13]和SDRAM的BANK[1:0]连接。
DNWE:SDRAM的写使能信号端,低有效。
DNCS:SDRAM的片选信号,低有效。
DQM:SDRAM数据的输入/输出mask使能。
NRAS:SDRAM行地址选通端,低有效。
NCAS:SDRAM列地址选通端,低有效。
CKE:时钟使能信号端,高有效。
CKO:外部的SDRAM时钟输出端。从SDRAM读写数据时应从它的上升沿采样。
3.2 视频信号引脚
IME6400芯片可对CCIR-601接口的数字视频信号进行编码。对于从摄像头或者播放设备来的模拟视频信号,则需要先进行A/D采样,以将其变成所需要的信号格式。视频信号接口引脚的功能描述如下:
VD[15:0]:数字YUV信号输入端。
VSYNC:垂直同步信号,它的活动极性是可以编程设定的,默认为高有效。
HSYNC:水平同步信号,高有效。
DVALID:视频信号有效指示端。当其为低时,表示视频数据无效;而当其为高时,表示输入视频数据有效。
PCLK:点时钟输入,输入的视频数据在时钟的上升沿被采样。这个时钟应当由外部的视频A/D芯片提供。因为IME6400只支持16bits视频接口,所以应当提供13.5MHz的时钟频率。
FIELD:奇偶指示端。
3.3 静态内存引脚
由于IME6400是基于一个CPU的内核,所以上电初始化必须从ROM启动。IME6400的启动有两种方式,一种是通过内部ROM,一种是通过静态内存接口外接ROM来引导。推荐使用外接ROM来引导IME6400的初始化。这个接口的引脚功能如下:
ADR[16:0]:静态内存地址总线。
DATA[7:0]:静态内存数据总线。javascript:window.open(this.src);" style="cursor:pointer;"/>
NRST:主芯片复位信号,低有效。
MCLK:主芯片时钟输入端,不同的频率对应不同的分辨率,当其接高分辨时,应接27MHz时钟,此时图像尺寸可以为640×480、720×480、768×576等,帧率为25~30帧/秒。
RADR[1:0]:ROM低地址信号。
RNOE:ROM数据输出使能信号端,低有效。
EXTBOOT:该端接低时芯片从内部ROM引导启动;接高时芯片从外部ROM引导启动。
SNOE:SRAM数据输出使能信号端,低有效。
SNWE:SRAN数据写使能信号端,低有效。
GPIO[7:0]:可编程引脚。
3.4 I2C接口引脚
IME6400可以作为I2C的主设备来对视频A/D芯片的内部寄存器进行配置以管理视频A/D芯片。I2C接口引脚功能如下:
IICSDA:I2C串行数据端。
IICSCL:I2C串行时钟输出端。
3.5 外部HOST接口引脚
这个接口引脚功能如下:
MODE[1:0]:外部HOST接口模式选择端具体选择方式如表1所列。有四种模式可供选择,本文设计的系统选用同步BURST模式1。
表1 外部HOST接口模式选择表
模 式 | MODE[1:0] | CPU |
同步BURST模式0 | 00 | PLX9050/9080 |
同步BURST模式1 | 01 | MPC850/860 |
同步BURST模式2 | 10 | CYPRESS EZ-USB |
异步SINGLE模式 | 11 | INTEL MCU |
B