TMS320VC5402DSP与串行AD73360A/D转换器接口设计

减小字体

增大字体作者：佚名来源：本站整理发布时间：2009-01-10 22:32:48

７３３６０有Ｒ－２８和ＳＵ－４４两种封装，图１是Ｒ－２８封装的管脚图，下面仅对与ＭｃＢＳＰ接口设计有关的部分引脚进行说明。

ＲＥＳＥＴ为ＡＤ７３３６０硬件复位信号，用于对ＡＤ７３３６０进行硬件复位；ＳＥ为串口使能信号，当ＳＥ为高电平时，ＡＤ７３３６０正常工作，当ＳＥ为低电平时，ＡＤ７３３６０被禁止，此时所有的输出为三态，所有的输入信号无效，同时ＡＤ７３３６０进入节电状态。ＭＣＬＫ为外部时钟输入信号，通常由外部时钟驱动，ＭＣＬＫ进入ＡＤ７３３６０之后，首先被分频产生ＤＭＣＬＫ内部主时钟信号　，然后由ＤＭＣＬＫ分频产生串口时钟信号ＳＣＬＫ，它们的分频因子都是可编程的；ＳＣＬＫ为串口时钟信号，通常作为ＤＳＰ的同步串口的输入时钟信号；ＳＤＩ和ＳＤＩＦＳ为数据输入和输入帧同步信号，通常用于接收初始化控制字；ＳＤＯ和ＳＤＯＦＳ为数据输出和输出帧同步信号，通常用于输出转换的数据；其余的引脚分别为６路模拟输入、模拟电源和数字电源。ＡＤ７３３６０有８个控制寄存器（ＣＲＡ、ＣＲＢ、ＣＲＣ、ＣＲＤ、ＣＲＥ、ＣＲＦ、ＣＲＧ、ＣＲＨ），在ＡＤ７３３６０工作之前必须对这些寄存器进行初始化。ＡＤ７３３６０有三种工作模式：编程模式、数据模式和混合模式。在编程模式下只接收控制字，输出无效的转换数据；在数据模式下，输入的控制字被忽略，输出有效的转换数据；在混合模式下，允许在数据转换过程中接收控制字。

３ＭｃＢＳＰ与ＡＤ７３３６０接口的硬件设计javascript:window.open(this.src);" style="cursor:pointer;"/>

ＡＤ７３３６０的模拟输入共有四种方式：直流耦合的差分输入、交流耦合的差分输入、直流耦合的单端输入和交流耦合的单端输入。交流耦合的差分输入的连接如图２所示，其中Ｃ１和Ｃ２起隔直作用，Ｒ１、Ｃ３和Ｒ２、Ｃ４分别为一阶低通滤波器，Ｒ３和Ｒ４的作用是把参考信号引入到输入端，Ｃ５为旁路电容。由于用到ＡＤ７３３６０的内部参考源，所以初始化时必须使能参考信号（ＲＥＦＯＵＴ）的输出。

ＭｃＢＳＰ（串口０）与ＡＤ７３３６０的连接如图３所示。图中ＶＣ５４０２的ＭｃＢＳＰ的ＸＦ引脚与ＡＤ７３３６０的ＳＥ引脚和ＲＥＳＥＴ引脚相连，ＸＦ信号用于对ＡＤ７３３６０进行控制；ＡＤ７３３６０的串口时钟ＳＣＬＫ信号作为ＭｃＢＳＰ的发送信号ＣＬＫＸ０　和接收时钟信号ＣＬＫＲ０　；ＭｃＢＳＰ的发送引脚ＦＳＸ０　、接收帧同步引脚ＦＳＲ０　与ＡＤ７３３６０的输入引脚ＳＤＩＦＳ　、输出帧同步ＳＤＯＦＳ　连到一起，使ＭｃＢＳＰ的发送信号ＦＳＸ０　和接收帧同步时钟信号ＦＳＲ０　与ＡＤ７３３６０的输出帧同步信号ＳＤＯＦＳ　保持同步。ＡＤ７３３６０的数据输出引脚ＳＤＯ　和输入引脚ＳＤＩ　分别与ＭｃＢＳＰ的数据接收引脚ＤＲ０　和数据发送引脚ＤＸ０　相连。ＶＣ５４０２的定时器对主时钟分频，其输出再经过２分频得到ＡＤ７３３６０的驱动时钟信号ＭＣＬＫ，实际上也可由晶振直接产生ＡＤ７３３６０的驱动时钟信号ＭＣＬＫ。ＡＤ７３３６０的最高输入时钟为１６．３８４ＭＨｚ，如果ＤＳＰ主时钟为８１．９２ＭＨｚ时，定时器分频因子可设为４。
javascript:window.open(this.src);" style="cursor:pointer;"/>
４ＭｃＢＳＰ与ＡＤ７３３６０接口的软件设计

与硬件接口相对应的软件设计包括：设置定时器１的分频因子并启动定时器、ＭｃＢＳＰ的初始化、ＡＤ７３３６０的初始化、开始接收并处理数据等。若ＡＤ７３３６０的驱动时钟不是由ＶＣ５４０２分频得到，则第一步可以忽略。在串口初始化时，由图３可知，ＭｃＢＳＰ的发送、接收时钟和帧同步等信号都为输入，因而无需用到ＭｃＢＳＰ内部的采样和帧同步产生器；由于ＡＤ７３３６０的控制字和转换的数据都为１６位，所以ＭｃＢＳＰ应设置为单相位的接收和发送帧同步且传送每个字的宽度为１６位。采用中断方式完成数据传送时，对ＭｃＢＳＰ各控制寄存器的初始化值如下：

ＲＣＲ１＝ＸＣＲ１＝００４０ｈ每帧一个字，字宽为１６位。

ＲＣＲ２＝ＸＣＲ２＝０００１ｈ单相位帧同步，无压扩，第一个

帧同步后的帧同步不忽略，一位

数据延迟。

ＰＣＲ＝０ｈ发送和接收帧同步，时钟都由

外部输入，发送和接收帧同步

为高有效发送和接收数据在

上升沿采样。

ＭＣＲ１＝１ｈ所有的接收通道被禁止，所需

要的通道由ＲＰＡ／Ｂ　ＢＬＫ和

ＲＣＥＲＡ／Ｂ　选择。

ＭＣＲ２＝１ｈ所有的发送通道被禁止且被