嵌入式计算系统调测方法与技术综述

BDM接口有8根信号线，也有为10根信号线的，如图2所示。调试软件通过4脚使CPU进入背景调试模式，调试命令的串行信号则8通过脚输入,同时4脚输入信号步时钟，而CPU中的微码在执行命令后会在10脚输出调试结果指示信号。可见，BDM接口引线由并口和PC机相连，调试命令则是通过串行方式输入的。

目前在CPU内置的调试接口和微码方面，各厂家尚无统一标准。处理器厂家、工具开发公司和仪器制造商曾于1998年组成了Nexus 5001 Forum(Nexus 5001论坛)，成员包括Motorola、Infineon Technologies、日立、ETAS和惠普公司等，正致力于制定一个统一的片上通用调试接口。这方面的进一步情况可查阅http://www.nexus-standard.org/网站。

5.2 边界扫描测试技术和JTAG接口

边界扫描测试技术（Boundary-Scan Test Architecture）属于一种可测试性设计。其基本思想是在芯片引脚和芯片内部逻辑之间（即芯片边界位置）增加串行连接的边界扫描测试单元，实现对芯片引脚状态的设定和读取，使芯片引脚状态具有可控性和可观测性。

边界扫描测试技术最初由各大半导体公司（Philips、IBM、Intel等）成立的联全测试行动小组JTAG（Join Test Action Group）于1988年提出，1990年被IEEE规定为电子产品可测试性设计的标准（IEEE1149.1/2/3）。目前，该标准已被一些大规模集成电路所采用（如DSP、CPU、FPGA等），而访问边界扫描测试电路的接口信号定义标准被称为JTAG接口，很多嵌入式处理器内置了这种测试接口。在Cygnal公司的C8051F000系列单片机中和一些FPGA芯片中，JTAG接口不仅能用于测试，也是器件的编程接口。

IEEE1149.1标准支持以下3种测试功能：

*内部测试——IC内部的逻辑测试；

*外部测试——IC间相互连接的测试；

*取样测试——IC正常运行时的数据取样测试。

图3给出了具有2个芯片的系统的边界扫描测试原理。

图3中，TCK为测试同步时钟输入，TMS为测试模式选中输入，TDI为测试数据输入，TDO为测试数据输出，由测试移位寄存器产品。图3中的小方框表示位于芯片外围的边界扫描测试逻辑单元，芯片每个引脚信号经过边界扫描单元和内部的功能单元相连接。

目前，边界扫描技术的应用主要在数字IC的测试上，这种设计思想也可用于模拟系统、板级测试甚至系统测试上。IEEE也制定了和IEEE1149.1相类似的标准IEEE P1149.4（数模混合信号测试总线标准）、IEEE 1149.5（电路板测试和维护总线标准）。