ARINC429总线收发器芯片DEI1016的原理及应用
减小字体
增大字体ＩＳ，ＲＤ，ＷＲ ｐｉｎ；
／／ ＣＰＵ方的Ｉ／Ｏ操作、读写信号，皆为低有效．
ＩＯＡｄｄｒ＝[Ａ２，Ａ１，Ｘ]；
／／ ＣＰＵ方Ｉ／Ｏ地址
ＥＮＴＸ４２９Ａ＝！ＴＸ４２９ＡＲＤＹ；
javascript:window.open(this.src);" style="cursor:pointer;"/>
／／ ＡＲＩＮＣ４２９ 发送使能．
／／ 读 第一路 ＡＲＣＩＮ４２９ 接收寄存器 高低字．
！ＲＤ４２９Ａ ＝！ＩＳ ＆ ！ＲＤ ＆ （（ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＡＬＷ） ＃ （ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＡＨＷ））；
／／ 读 第二路 ＡＲＣＩＮ４２９ 接收寄存器 高低字．
！ＲＤ４２９Ｂ ＝ ！ＩＳ ＆ ！ＲＤ ＆ （ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＢＬＷ） ＃ ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＢＨＷ）；
／／ 写 第一路 ＡＲＣＩＮ４２９ 发送寄存器 高低字．
！ＷＲ４２９ＡＬ ＝ ！ＩＳ ＆ ！ＷＲ ＆ （ＩＯＡｄｄｒ ＝＝ ＴＸ４２９ＡＬＷ）；
！ＷＲ４２９ＡＨ ＝ ！ＩＳ ＆ ！ＷＲ ＆ （ＩＯＡｄｄｒ ＝＝ ＴＸ４２９ＡＨＷ）；
／／ 写 ＤＥＩ１０１６ 控制寄存器．
！ＷＲ４２９ＡＣＷ ＝ ！ＩＳ ＆ ！ＷＲ ＆ （ＩＯＡｄｄｒ ＝＝ ＣＲ４２９Ａ）；
！ＩＮＴ ＝ ！ＲＸ１ＲＤＹ ＃ ！ＲＸ２ＲＤＹ；
／／ ２路接收准备好共享中断请求．
……
javascript:window.open(this.src);" style="cursor:pointer;"/>
该模块有一路发送和两路接收。发送数据不需要用中断来解决。而当２路接收共享一个中断时，可能会出现覆盖而丢掉某一路数据的情况，也可能使边沿触发的中断失效而不再接收任何数据。其波形示意图如图６所示。图中，在Ａ点，当第一路准备好Ｒｘ１ＲＤＹ为低时 （Ｌ），ＸＩＮＴ有效以引起中断，ＣＰＵ响应中断处理，同时在ＡＢ之间判定为第一路有效并开始处理。当处理到Ｂ点时，第二路接收准备好引起中断。但此时ＸＩＮＴ已经有效，故不会引起电平变化，中断响应程序继续进行，并在Ｃ点退出，此时并没有处理第二路接收。如果中断请求是电平 Ｌｅｖｅｌ 敏感，中断处理退出后还可以再次进入，但这会有相当的系统开销。若中断请求是边沿ｅｄｇｅ触发，那么在Ｃ点退出之后，由于未处理第二路接收，所以中断请求 ＩＮＴ一直保持电平有效，但不能产生边沿跳变翻转，中断触发条件永远不能满足，系统处于死锁状态，从而使两路数据全部丢失。
对于这一问题，其实质性的解决办法需要“软硬兼施”。可以将图４ 中ＤＥＩ１０１６的Ｒｘ１ＲＤＹ、Ｒｘ２ＲＤＹ等状态信号同时送达ＣＰＵ以组成只读“状态寄存器”，供ＣＰＵ中断响应时查询。
由以上分析可知，对于ＡＲＩＮＣ４２９数据通讯系统，在具体的电路设计及软件算法中均应考虑收发数据的丢失问题。
Tags：
作者：佚名
- 好的评价 如果您觉得此文章好，就请您
0%(0) 
- 差的评价 如果您觉得此文章差，就请您
0%(0) 
中查找“ARINC429总线收发器芯片DEI1016的原理及应用”更多相关内容
中查找“ARINC429总线收发器芯片DEI1016的原理及应用”更多相关内容