高速ADC的性能测试

Ｖｓ表示信号电平的有效值,Ｖｎ表示噪声电平的有效值。

(４)计算出信噪比后(噪声包括高次谐波失真、杂散波失真和宽带噪声)，根据公式（２）即可计算出ＡＤＣ的有效位数。
javascript:window.open(this.src);" style="cursor:pointer;"/>
４ 测试结果

利用上述测试系统和测试参数对ＡＤＣ采样的数据进行ＦＦＴ运算，并按上述算法进行计算，结果表明，在ｆｓ＝２ｆ时，ＳＮＲ＝６７．６ｄＢ，根据公式（２）得出有效位数为：

ＥＮＯＢ(Ｎ)＝[SNR(实际）-1.7dB-10lg(fs/2B)]/6.02

＝(67.6-1.7)/6.02＝１０．９５ｂｉｔ

在ｆｓ＝４ｆ时，采样频率提高一倍，ＳＮＲ＝７０．３ｄＢ，提高了２．７ｄＢ左右。理论上，采样率提高一倍时，由公式（１）得：

ΔＳＮＲ＝１０ｌｇ(ｆｓ′／２Ｂ)－１０ｌｇ(ｆｓ／２Ｂ)＝１０ｌｇ２－１０ｌｇ１＝３ｄＢ

即采样率提高一倍，信噪比提高３ｄＢ，相当于ＡＤＣ有效位数提高半位。可见实际测试数据结果跟理论值基本吻合。以２倍速采样频率和４倍速采样频率采样后作ＦＦＴ的结果如图４和图５所示。

对于高速ＡＤＣ来说，其动态特性格外重要，因而精确地测试ＡＤＣ的动态指标成为非常有意义的工作。对于实时信号处理机而言，ＡＤＣ模块单元的大动态范围、高信噪比等显得尤为重要，这些性能将直接影响到后续的信号处理和检测。因此利用实时信号处理机本身的硬件平台，通过软件编程来实现对ＡＤＣ的测试是一种高效、高精度的方法。

上一页  [1] [2]