10位65MSPS模数转换芯片ADC10065的原理和应用
图4
由于CLK信号用于控制采样过程,因此,该信号应稳定、低抖动,范围应在10MHz~65MHz、上升/下降时间应小于2ns,其引线应尽可能短,不能跨越任何引线,特别不能有90°跨越。CLK信号有时也驱动片内状态机,如果它中断或频率太低,芯片内电容的电荷将放电从而可能引起输出数据精度的降低。CLK的占空比对A/D转换器性能影响也很大,一般要求40%~60%,最好为50%。
ADC010065有10位与TTL/CMOS兼容的输出端,捕捉一位有效数据的简单方式就是在时钟的上升沿锁存数据。当驱动高电容总线时,要特别小心,由于电容的充电效应,驱动的电容越大,瞬间通过VDDIO、VSSIO的电流越大,这个充电尖峰脉冲可引起片内噪声,并可能耦合到模拟电路,以至于降低芯片的动态性能。另外,总线电容也可引起输出延迟时间的增加,从而使得输出数据的锁存变的困难。为了减小噪声,必须最小化数据输出端的负载电流。为此,可在ADC输出和外接的其它电路之间加一级数据缓冲器。
Tags:
作者:佚名评论内容只代表网友观点,与本站立场无关!
评论摘要(共 0 条,得分 0 分,平均 0 分)
查看完整评论