双核DSP片TMS320VC5421的并行引导方案
减小字体
增大字体如图５所示，在ＧＰＩＯ控制寄存器（地址３Ｃｈ）中，ＸＩＯ＿ＧＲＡＮＴ位为１代表相应的ＤＳＰ核取得了片外总线的控制权；而在还没有取得控制权（ＸＩＯ＿ＧＲＡＮＴ位为０）但在申请片外总线的控制权时，相应的ＸＩＯ＿ＲＥＱ位应置为１；ＣＯＲＥ＿ＳＥＬ位用于表示程序在哪个核上运行，当在ＣＰＵ Ａ上运行时，读Ａ核的ＧＰＩＯ控制寄存器的ＣＯＲＥ＿ＳＥＬ位将返回到“０”，而当同一个程序在ＣＰＵ Ｂ上运行时，读Ｂ核的ＧＰＩＯ控制寄存器的ＣＯＲＥ＿ＳＥＬ位将返回到“１”。有关ＧＰＩＯ控制寄存器的其它相关位，设计时可查阅有关的参考文献１。
４．４ ＦＬＡＳＨ的烧写
笔者根据ＳＳＴ３９ＶＦ４００Ａ的资料编写了一个ＤＳＰ程序，该程序可同时将Ａ核的Ｂｏｏｔ表烧写到ＦＬＡＳＨ的第０页，而将Ｂ核的Ｂｏｏｔ表烧写到第１页。
在系统上电或复位后，Ａ核首先运行它的Ｂｏｏｔ-ｌｏａｄｅｒ程序（此时ＦＬＡＳＨ的第０页映射到ＤＭＡ片外数据空间的００００ｈ地址单元），Ａ核启动后执行用户程序。用户程序首先将页选设置成第１页，这样，ＦＬＡＳＨ的第一页将被映射到ＤＭＡ片外数据空间的００００ｈ；然后，Ａ核释放片外总线控制权，并给Ｂ核发出复位信号，此时由于只有Ｂ核复位，且Ａ核已释放片外总线的控制权，因此，Ｂ核将申请到片外总线控制权，同时执行Ｂｏｏｔｌｏａｄｅｒ程序的启动以完成整个ＤＳＰ引导。完整的启动过程流程图如图６所示，下面是Ａ核的启动测试程序代码：
·ｍｍｒｅｇｓ
·ｔｉｔｌｃ ″ｔｅｓｔＬＥＤＡ″
·ｇｌｏｂａｌ ｂｅｇｉｎ
·ｔｅｘｔ
．．．．．．．．．．．．．
ｂｅｇｉｎ ｓｔｍ ＃０ｘ０００,０ｘ００６１ ;设置页选信号
ｐｏｒｔｗ ｏｘ００６１,００ｈ
ｃａｌｌ ｗａｉｔ
ａｎｄｍ ＃０ｘｆｆｃｆ,３ｃｈ ;释放片外总线
ｃａｌｌ ｗａｉｔ ; 控制权
ｓｔｍ ＃０ｘ００４１０ｘ００６１ ;给Ｂ核复位信号
ｐｏｒｔｗ ０ｘ００６１,００ｈ
javascript:window.open(this.src);" style="cursor:pointer;"/>
ｃａｌｌ ｗａｉｔ
ｓｔｍ ＃０ｘ０００１,０ｘ００６１
ｐｏｒｔｗ ０ｘ００６１,００ｈ
ｆｌａｓｈ: ｒｓｂｓ １,ｘｆ ;发光二极管亮
ｃａｌｌ ｗａｉｔ
ｓｓｂｘ １,ｘｆ ;发光二极管灭
ｃａｌｌ ｗａｉｔ
ｂ ｆｌａｓｈ
;－－－－Ｓｕｂｒｏｕｔｉｎｅ ｔｏ ｗａｉｔ ｆｏｒ ｓｏｍｅ ｔｉｍｅ－－－－
ｗａｉｔ: ｓｔｍ ＃８０,ａｒ６
ｌｏｏｐ０: ｓｔｍ ＃３００００,ａｒ７－
ｌｏｏｐ１: ｎｏｐ
ｂａｎｚ ｌｏｏｐ１,＊ａｒ７－
ｂａｎｚ ｌｏｏｐ０,＊ａｒ６－
ｒｅｔ
５ 实验验证
本设计中，在ＤＳＰ的Ａ＿ＸＦ和Ｂ＿ＸＦ脚上连接两个发光二极管，同时使被加载的用户程序通过循环来设置／清除这两个引脚以使两个发光二极管以不同的频率闪烁，以此来验证用户程序是否成功加载。系统上电后，两个发光二极管先后以不同的频率开始闪烁，说明ＤＳＰ的Ａ核、Ｂ核均成功地实现了上电自举。
Tags：
作者：佚名
- 好的评价 如果您觉得此文章好，就请您
0%(0) 
- 差的评价 如果您觉得此文章差，就请您
0%(0) 
中查找“双核DSP片TMS320VC5421的并行引导方案”更多相关内容
中查找“双核DSP片TMS320VC5421的并行引导方案”更多相关内容